在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3067|回复: 4

[求助] verilog 2001风格问题

[复制链接]
发表于 2011-2-24 11:13:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
2001风格中的module(output [datasize-1:0] dataout,
                                input [datasize-1:0] datain
                               ..............);

datasize如何parameter啊?感觉要用parameter参数化就只能用老格式啊。
发表于 2011-2-24 12:04:51 | 显示全部楼层
啊   就是在module后面 写的啊
module shaX
#(
parameter...
)
();
...
endmodule
 楼主| 发表于 2011-2-24 14:58:39 | 显示全部楼层
回复 2# hanbin08041813


    我是说parameter datasize = 32这句话写在什么地方?写在module申明好之后,vcs报告datasize为定义的变量。
发表于 2011-7-15 10:28:59 | 显示全部楼层
2楼说得很清楚了啊,在port定义之前,module申明之后
发表于 2011-7-15 13:14:15 | 显示全部楼层
module(a,b,c,d)

parameter data_size = 32;

input [data_siza-1:0] a,b,c;

.......
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:59 , Processed in 0.019713 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表