在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 4769|回复: 5

[求助] 为什么nmos传送高电平时有阀值损失呢?

[复制链接]
发表于 2011-2-17 16:07:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
而pmos没有,具体的谢谢
发表于 2011-3-12 13:10:15 | 显示全部楼层
Nmos 导通条件:Vgs>Vnth 传输高电平 当D G 端为VDD时,S端最高为Vdd-Vth
Pmos 导通条件:Vsg>|Vpth| S 端为Vdd时,D端最高可为Vdd
画个反相器的图就都明白了
发表于 2012-6-10 12:42:19 | 显示全部楼层
当你处于巅峰时,如果不重塑自我,那就只有一条路可走
发表于 2012-6-10 12:56:38 | 显示全部楼层
没讲明白。
发表于 2012-6-10 14:38:33 | 显示全部楼层
因为再高就要关断了,明白了。
发表于 2012-6-11 23:04:40 | 显示全部楼层
因为nmos的源极接VDD,漏极作为输出端,栅极电压是VDD。在开启的初期,源极与漏极间有通路,源极对漏极所在结点充电,漏极的电势也会随之升高,那么栅漏间的电压差就会随之减小。当漏极电压达到VDD-Vth时,栅漏间的电压就等于开启电压了,如果漏极电压再增大,晶体管就不满足开启的条件了。即漏极电压只能增大到VDD-Vth。实际上是可以通过亚阈值导电使漏极电势增大到vdd的,但那需要很长的时间。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 16:00 , Processed in 0.020378 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表