各位大虾，版图静态时序检查通不过该咋办？

sendfast2008 · 发表于 2011-1-14 15:30:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用Astro画的版图，Astro中report timing，没有setup、hold、max_transition违例

但是用StarRC提取RC参数，在PrimeTime中作静态时序分析，就会有大量的违例，而且违例非常大。

遇到这个问题该如何处理？请各位支招，在此先行谢过

sendfast2008 · 发表于 2011-1-18 12:04:58

没人回复啊!

chris_li · 发表于 2011-1-18 12:40:58

review constraint先！是不是Contraint有不合理的地方，如果合理，那么timing违反的地方可不可以放宽些，那如果contraint不能放松，那么只能翻到Placement到Routing再optimize了。

feixuelf · 发表于 2011-1-19 15:47:35

本帖最后由 feixuelf 于 2011-1-19 15:52 编辑

回复 1# sendfast2008

PT的constraint设得对吗，是不是设了propagated_clock但是没有将clock uncertainty相应减小？如果相差很大，绝对不是correlation的问题

sendfast2008 · 发表于 2011-1-20 15:00:48

Astro布局布线时序是没有错误的，PT检查时Tansition violation会很大，比如设置max_transition
为0.6，最大违例达到-9。transition违例导致一些路径的延时特别的大，比如一个时钟周期就10，最大违例达到-15。

工艺为.13，大概100万门，单一电源域。这会跟布局有关吗？