数字电路时序分析一定要做的吗？

eighteenyo · 发表于 2010-12-14 10:26:57

您需要登录才可以下载或查看，没有账号？注册

x

标准流程 DC之后是时序分析然后才PR，如果系统频率不高，还有必要吗？本来在用FPGA环境下时报告的最高频率就是120多M，实际只要60M就够了。这种情况是不是就没有必要做时序分析了。望高手能解答一下，是只有频率要求很高的部分才有必要做时序分析的吗？

demonsolar · 发表于 2010-12-14 12:10:06

有必要的

yangyuf1 · 发表于 2010-12-14 12:26:28

就是跑1MHZ都要做PT.

zyffpga · 发表于 2010-12-14 12:51:34

当然需要啊

xiongzhh · 发表于 2010-12-14 14:24:43

必须的要啊！！！

xinxinkankan · 发表于 2010-12-14 18:50:48

呃。。1M都做，这个有点。。。

lwdhbing · 发表于 2010-12-15 22:50:52

必须的

hover99 · 发表于 2010-12-16 13:20:28

pr之前的sta，如果综合时的冗余很大的话没有什么意义，pr之后主要查hold time violation。

demonsolar · 发表于 2010-12-17 19:01:47

做不做和你的时钟频率高低没有关系，只是低频率容易满足，但还是保险一点吧，毕竟流片价格不菲啊

neptune1983 · 发表于 2010-12-17 20:07:04

这个还是尽量做吧，毕竟不花多少时间的，给流片增加信心

呵呵，其实后端很多工作不只是找BUG，也是用来给自己增加信心的

[求助] 数字电路时序分析一定要做的吗？