在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4301|回复: 2

isplever4.0 verilog hdl 不支持wait语句?

[复制链接]
发表于 2005-7-7 10:12:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
module wait2(Strobe,D,Q,Qbar);
input Strobe, D;
output Q, Qbar;
reg Q, Qbar;
always
   begin
wait(Strobe == 1);
     Q = D;
     Qbar = ~D;
end
endmodule
编译出现下面问题
@E: CG174 :"D:\cpld\verilog\exer3\wait2.v":7:1:7:4|Wait statements are not supported yet
发表于 2005-7-8 12:40:38 | 显示全部楼层

isplever4.0 verilog hdl 不支持wait语句?

任何一个仿真工具都支持该语句,任何一个综合工具都不支持该语句!
发表于 2005-7-8 14:22:20 | 显示全部楼层

isplever4.0 verilog hdl 不支持wait语句?

那是仿真用的!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:29 , Processed in 0.031323 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表