在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2014-10-4 23:14:43 | 显示全部楼层
精通Verilog HDL:IC设计核心技术实例详解
回复 支持 反对

使用道具 举报

发表于 2014-10-14 23:36:42 | 显示全部楼层
回复 1# benemale

谢谢楼主的分享~
回复 支持 反对

使用道具 举报

发表于 2014-10-14 23:43:20 | 显示全部楼层
回复 1# benemale

谢谢楼主的好书~
回复 支持 反对

使用道具 举报

发表于 2014-10-15 09:37:49 | 显示全部楼层
就说不错,没太细看
回复 支持 反对

使用道具 举报

发表于 2014-10-31 11:30:38 | 显示全部楼层
回复 1# benemale


    我顶。留着以后用
回复 支持 反对

使用道具 举报

发表于 2014-10-31 11:36:46 | 显示全部楼层
为毛总是搞这么多包
回复 支持 反对

使用道具 举报

发表于 2014-12-1 14:37:36 | 显示全部楼层
感谢分享!~要是有英文原版就好了~
回复 支持 反对

使用道具 举报

发表于 2014-12-16 14:11:00 | 显示全部楼层
先顶一下
回复 支持 反对

使用道具 举报

发表于 2014-12-18 22:31:53 | 显示全部楼层
书很好,谢谢分享。就是以后不要搞那么多,下的太慢了。
回复 支持 反对

使用道具 举报

发表于 2014-12-21 19:03:57 | 显示全部楼层
下完要好好多信元啊,不过还是要感谢楼主的分享精神~~~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-29 00:51 , Processed in 0.017236 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表