在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2014-7-2 18:43:47 | 显示全部楼层
回复 459# xiajunhai


   对的!
发表于 2014-7-2 18:44:32 | 显示全部楼层
回复 458# xiajunhai


   再接再厉!
发表于 2014-7-2 18:45:14 | 显示全部楼层
回复 450# balambjk


   只差两个回复了!
发表于 2014-7-2 18:45:56 | 显示全部楼层
回复 478# wnlrm

终于可以下完了!
发表于 2014-7-3 23:21:12 | 显示全部楼层
感谢楼主,上传费事,下载下来也费事 啊。
发表于 2014-7-3 23:23:05 | 显示全部楼层
感谢楼主分享,mark一下
发表于 2014-7-10 19:25:02 | 显示全部楼层
可不可以不要壓縮成那麼多檔案啊!!(OMG)
发表于 2014-7-25 15:58:13 | 显示全部楼层
谢谢分享
发表于 2014-7-25 16:10:14 | 显示全部楼层
谢谢分享
发表于 2014-7-30 11:38:18 | 显示全部楼层
感谢楼主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 05:57 , Processed in 0.021141 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表