在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2015-2-24 15:11:35 | 显示全部楼层
kkkkkkkkkkkkkkkkkkkkkkkkk
发表于 2015-2-26 14:14:25 | 显示全部楼层
学习一下,谢谢分享,下得好辛苦!
发表于 2015-3-19 10:39:26 | 显示全部楼层
感谢楼主
发表于 2015-3-19 13:33:49 | 显示全部楼层
回复 2# szp9912
看着还不错。
发表于 2015-3-27 11:29:39 | 显示全部楼层
谢谢分享。
发表于 2015-4-26 07:49:16 | 显示全部楼层
好书啊!
发表于 2015-5-1 17:30:16 | 显示全部楼层
楼主,跪求里面的RISC处理的编译器
发表于 2015-6-3 10:29:20 | 显示全部楼层
不错的东东,不过分那么多卷下起来真麻烦
发表于 2015-6-14 12:22:54 | 显示全部楼层
这书翻译的太差了,很多地方翻译的都不对!
发表于 2015-6-30 11:28:11 | 显示全部楼层
这本书很不错了,赶紧下载下来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 01:41 , Processed in 0.027323 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表