在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6510|回复: 18

[建议]建议斑竹开辟FPGA约束专栏

[复制链接]
发表于 2005-6-25 11:25:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
支持我的建议的就顶下!谢谢!
发表于 2007-11-26 23:46:28 | 显示全部楼层

我也觉得很有必要啊

其实约束和配置有是难点啊,而且市面上没有甚么资料!
发表于 2007-11-27 09:52:49 | 显示全部楼层
不同的FPGA使用不同的开发工具,Quartus和ISE,或者干脆用synpily,具体的约束方法都有所不同。
建议从ASIC的DC或者PT入手,理解timing 约束的思想,用其来指导FPGA的约束。
当FPGA的布线资源和ASIC又有大不同,我姑且抛砖引玉吧!也希望获得这方面的资料:)
发表于 2008-1-3 18:48:56 | 显示全部楼层
顶下。
我也觉得约束一块是个难点。约束是初学者到精通者的一个基本门槛。
建议版主开放。
发表于 2008-1-4 09:16:20 | 显示全部楼层
约束是对电路彻底的理解,支持开专版讨论
发表于 2011-4-2 11:38:04 | 显示全部楼层
支持啊  我现在的设计遇到这方面的很大困难啊
发表于 2011-4-2 12:44:58 | 显示全部楼层
支持,支持
发表于 2011-4-2 12:58:09 | 显示全部楼层
呵呵,支持一个,确实是,而且好像这方面没有统一的标准,需要考虑什么,都是靠经验的。建议大家在一起讨论。
发表于 2011-4-3 16:22:17 | 显示全部楼层
嗯,我也有同感,支持支持
发表于 2011-11-26 21:51:42 | 显示全部楼层
有同感,支持支持
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-27 21:28 , Processed in 0.094873 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表