在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: b004004

[建议]建议斑竹开辟FPGA约束专栏

[复制链接]
发表于 2011-12-1 21:00:35 | 显示全部楼层
资料呢??
发表于 2011-12-1 22:06:34 | 显示全部楼层
同感,我是初学者。
发表于 2011-12-2 18:58:16 | 显示全部楼层
是啊,都没头绪。
发表于 2011-12-2 21:34:53 | 显示全部楼层
个人理解,比较好的把握器件约束,关键是要对自己的电路十分清楚:

核心电路的处理速度要求多高?
普通接口电路的处理速度如何?
自己的设计中,哪些是关键路径?
PCB工程师提供的板级参数是多少?
发表于 2011-12-3 09:45:28 | 显示全部楼层
太支持了,在公示constraint都是老鸟做,都凭经验
发表于 2013-1-27 00:27:38 | 显示全部楼层
确实,ASIC有,唯一的就是FPGA没有,可惜,可惜
发表于 2013-1-31 14:32:24 | 显示全部楼层
有同感,支持,继续关注。
发表于 2013-2-1 23:58:51 | 显示全部楼层
顶。。。。。
发表于 2013-2-2 21:45:05 | 显示全部楼层
我也支持。但是咱是FPGA新兵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 19:16 , Processed in 0.020334 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表