在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8181|回复: 14

[原创] modelsim后仿 和 VCS后仿 不一致 问题 请教

[复制链接]
发表于 2010-9-30 15:25:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
同一个设计,反标的sdf文件,PR后的网表,testbench,标准单元仿真模型文件完全一致,
用modelsim仿真,没有问题,过了。
可是用VCS仿真的时候,报一堆的时序问题,并且输出的波形很乱。
PR后,我有做过PT的,PT没有报时序违反。

非常的迷惑,求高手解答。
1.两种工具我都是在testbench文件中 用sdf_annotate反标的,且报反标成功,操作是不是正确?
2.以前一直用modelsim后仿,过了就过了,难道modelsim不可靠?
3.VCS才刚刚接触,用它做后仿的时候有什么要特别注意的没?
4.大家用的后仿工具是什么呢?
 楼主| 发表于 2010-9-30 15:27:03 | 显示全部楼层
急!!求高手解答.
发表于 2010-10-15 14:33:13 | 显示全部楼层
我都是用vcs,vcs对一些仿真要求比较严格,有个别语法使用跟nc不同,不要着急,你可以查查哪儿出错了,这种问题一般找到就全解决了。
发表于 2010-10-15 15:44:38 | 显示全部楼层
路过 瞧瞧
 楼主| 发表于 2010-10-16 23:46:21 | 显示全部楼层
拜谢。
发表于 2010-10-17 20:11:51 | 显示全部楼层
留爪子。
看看指令吧,是否有些两边仿真器默认开关不一样的地方
发表于 2010-10-19 01:12:54 | 显示全部楼层
thanks
发表于 2010-10-20 07:59:42 | 显示全部楼层
thx....
发表于 2010-10-31 10:14:33 | 显示全部楼层
学习学习!
发表于 2010-11-2 16:46:29 | 显示全部楼层




    仔细看下log,modelsim和VCS对一些仿真异常的处理不一样。

    比如 sdf 文件中timecheck声明中的一些负值  negative value的处理。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:38 , Processed in 0.024439 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表