设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于DC脚本中时钟分频的处理
123
返回列表 发新帖
楼主: weilin0215

[求助] 关于DC脚本中时钟分频的处理

[复制链接]
blackman1
发表于 2010-10-15 20:56:59 | 显示全部楼层
学习一下 DC
回复 支持 反对

举报

wdmzszdw
发表于 2010-12-15 17:27:55 | 显示全部楼层
中自动做时序汇报的TCL脚本
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

copper_zy
发表于 2011-1-6 17:07:12 | 显示全部楼层
create_generated_clock -divide_by 2 -name clk_200 -source [get_ports clk_400] [get_pins FF1/Q]
回复 支持 反对

举报

yangbc01
发表于 2011-1-6 21:55:38 | 显示全部楼层
原来如此，懂了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yangbc01
发表于 2011-1-6 21:57:10 | 显示全部楼层
原来如此，懂了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ccd
发表于 2011-9-21 09:42:00 | 显示全部楼层
用create_generated_clock的时候，source clock要加上port或者pin的绝对路径，一般不会出问题。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 03:36 , Processed in 0.016778 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表