问一下综合后dc timing report中port到PAD的延时很大是怎么回事呢？

creese · 发表于 2010-9-16 22:57:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我有一个设计顶层定义了一个input SQI_I0, 接到smic.18的库的PAD cell的PAD端，再从C端出来，综合后发现timing报告中从SQI_I0到PAD cell的延迟有13多，查了一下发现capacitance有40多，trans有30多，在网表中从input到PAD cell的PAD端只是一根连线，怎么会有这么大的delay increment呢？实在想不明白。大家有遇到过这种情况的吗？是怎么解决的呢？
多谢！

zh123456789 · 发表于 2010-9-17 08:32:43

看看PAD的pin cap

yongfenr · 发表于 2010-9-17 10:03:58

输出到pad的话，应该考虑pad的cap，可能要driver cell

creese · 发表于 2010-9-17 14:47:58

说得对，我后来查明了的确是driver cell的问题，script中使用了一个register的输出能力做为input drive，导致了这种现象的发现，后来set_drive为0.1, 就没有这个问题了。pad的cap我查了，lib里的和path中报的差不多。

fly_haopp · 发表于 2010-10-18 12:21:04

还有一种可能是PAD上的pullup或者pulldown造成的

fly123456 · 发表于 2011-3-9 16:54:06

学习了

账号		自动登录	找回密码
密码			注册

[求助] 问一下综合后dc timing report中port到PAD的延时很大是怎么回事呢？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1