在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1893|回复: 1

[求助] ddr3 IP核生成过程中master bank是什么意思?怎么选的?

[复制链接]
发表于 2015-6-3 10:59:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Master bank:
Except System Clock bank, any bank in a given column of banks which are only within the vicinity can be selected as Master bank
A Master bank will always have VRN/VRP pins unused. Due to this in a given bank VRN/VRP pins will be reserved if it is selected as Master bank
All the Data group banks in the given column acts as Slave banks if a Master bank is selected in that column. The same is given in the generated UCF file 。

A master bank must be selected for each column if DCI cascade is to be used.

If VRN/VRP pins are utilized for pin allocation in a bank, the DCI cascading
feature must be applied to support DCI. In this case, a master bank must be
selected.

不知道为什么ml605的选了bank25,bank26不行吗?
发表于 2015-6-5 13:25:20 | 显示全部楼层
bank25是不是那一列bank的中间bank?7系列DDR控制器选择的bank必须在同一列,地址控制bank必须是中间bank,估计你选用的器件有类似的要求,可以查看下MIG手册。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 14:07 , Processed in 0.018178 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表