DC综合时模块划分，将寄存器的输出做模块的边界

bitililu · 发表于 2010-9-3 14:11:33

您需要登录才可以下载或查看，没有账号？注册

x

最近看到synopsys的综合教程，上面推荐的模块划分的方法是将组合逻辑作为模块输入，而将寄存器作为模块的输出，请问这是问什么？
谢谢！

supergzy007 · 发表于 2010-9-3 22:26:13

主要是减少模块之间的组合逻辑延迟。如果输出不是寄存器输出，模块之间的延迟很大，导致时钟频率比较低。

bitililu · 发表于 2010-9-4 00:18:42

如果输入是寄存器，输出时组合逻辑，DC不能很好的优化组合逻辑吗？ 2# supergzy007

[求助] DC综合时模块划分，将寄存器的输出做模块的边界