菜鸟来问：什么是latch？

oscillator_cn1 · 发表于 2010-8-23 11:03:48

您需要登录才可以下载或查看，没有账号？注册

x

什么是所谓的latch？组合电路和时序电路中的latch有什么区别？
有个state machine，非时序的，case写全了，会造成latch么？

oscillator_cn1 · 发表于 2010-8-23 11:16:51

再加一问：“TLATX1M”是latch器件么？

hd-lanuie · 发表于 2010-8-23 11:40:03

锁存吧。。。。。。。。。。。。。。

zh123456789 · 发表于 2010-8-23 11:52:10

电平触发的寄存器

gaurson · 发表于 2010-8-23 12:01:17

latch的定义参考相关的书籍应该有答案。组合逻辑的latch很容易受到毛刺影响，而时序逻辑的latch其实就是一种寄存器。

oscillator_cn1 · 发表于 2010-8-23 12:10:53

谢谢。那么用电平触发的寄存器来做latch，是组合逻辑还是时序逻辑？

gaurson · 发表于 2010-8-23 12:35:39

其实一般FPGA里面是没有锁存器的概念,都是用寄存器搭建的.看你怎么设计了.

诺亚 · 发表于 2010-8-23 18:49:23

在前端设计中尽量避免出现latch，latch会给dft带来不利影响，全扫描模式中不能插链，latch会增加dft工作量，降低测试覆盖率

liuguojia612 · 发表于 2010-8-23 21:31:38

latch就是锁存器呗。case写全了就不会出现latch了。有latch的电路不一定是时序电路，看驱动信号是不是时钟信号了。

qqqqqqlihai · 发表于 2010-8-24 15:01:27

latch是锁存器，是电平触发的。

[求助] 菜鸟来问：什么是latch？