设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 有限状态机的 Verilog 设计
123
返回列表 发新帖
楼主: xxhhnn

[资料] 有限状态机的 Verilog 设计

[复制链接]
youfu
发表于 2010-12-24 15:31:35 | 显示全部楼层
have a look
回复 支持 反对

举报

pangao_cd
发表于 2010-12-24 15:32:19 | 显示全部楼层
学习学习，谢谢楼主
回复 支持 反对

举报

crossni
发表于 2011-1-4 14:12:51 | 显示全部楼层
感谢楼主分享，特别是 "FSM 设计指导.pdf"  后半部分的英文文献，感觉看了之后帮助很大，再次感谢楼主分享
回复 支持 反对

举报

oppo_11
发表于 2011-4-17 10:00:47 | 显示全部楼层
XIEXIE
回复 支持 反对

举报

chibijia
发表于 2011-4-22 23:30:26 | 显示全部楼层
学习了，多谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lalajohn
发表于 2011-4-24 15:11:17 | 显示全部楼层
下来看看先
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

roger_155
发表于 2011-8-16 20:46:50 | 显示全部楼层
学习需诶
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

少将师长
发表于 2011-8-17 09:41:03 | 显示全部楼层
XIE谢谢…………
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tsinghuazx1
发表于 2013-10-21 18:08:15 | 显示全部楼层
顶顶顶顶顶顶
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 23:54 , Processed in 0.049106 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表