在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5144|回复: 28

[资料] 有限状态机的 Verilog 设计

[复制链接]
发表于 2010-7-27 11:50:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有限状态机的 Verilog 设计  FSM 设计指导    使用Cyclone器件中的PLL

有限状态机的 Verilog 设计与研究.PDF

247.65 KB, 下载次数: 144 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FSM 设计指导.pdf

694.68 KB, 下载次数: 182 , 下载积分: 资产 -2 信元, 下载支出 2 信元

使用Cyclone器件中的PLL.pdf

776.89 KB, 下载次数: 49 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-7-27 12:23:47 | 显示全部楼层
下来看看先
发表于 2010-7-27 15:51:49 | 显示全部楼层
需要学习的
发表于 2010-7-30 12:38:12 | 显示全部楼层
学习学习,谢谢楼主
发表于 2010-7-31 08:36:55 | 显示全部楼层
好,谢谢!
发表于 2010-8-11 08:40:50 | 显示全部楼层
谢谢分享
发表于 2010-8-11 08:50:16 | 显示全部楼层
下来看看
发表于 2010-8-11 08:51:23 | 显示全部楼层
学习学习
发表于 2010-8-11 09:07:02 | 显示全部楼层
顶学习资料!
发表于 2010-8-14 15:44:25 | 显示全部楼层
嗯,下载啦!!~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:05 , Processed in 0.023972 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表