设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 有限状态机的 Verilog 设计

123 / 3 页下一页

发新帖

楼主: xxhhnn

[资料] 有限状态机的 Verilog 设计

发表于 2010-8-20 12:28:24 | 显示全部楼层

look look

回复支持反对

发表于 2010-9-4 12:01:06 | 显示全部楼层

多谢~~~~~~~

回复支持反对

发表于 2010-9-5 17:37:00 | 显示全部楼层

看看……

回复支持反对

发表于 2010-11-5 17:58:08 | 显示全部楼层

回复 1# xxhhnn

谢谢楼主分享！！

回复支持反对

发表于 2010-11-17 15:46:39 | 显示全部楼层

顶学习资料！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-4 04:16:20 | 显示全部楼层

good FSM, THX

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-4 04:19:01 | 显示全部楼层

GOOD knowledge, thx

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-5 08:43:58 | 显示全部楼层

yes.yes.yes.thx

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-7 15:08:20 | 显示全部楼层

THanks.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-14 20:25:10 | 显示全部楼层

楼主是好人啊

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-15 00:10 , Processed in 0.021958 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表