Cadence Analog artist 中编辑Verilog-A代码出错

fengtang2332 · 发表于 2011-5-5 20:37:39

回复 6# sunweixidian

有的时候verilog-A的理想模型用起来会和analogLib 中的模型不太一样。连一个电容试试看，或者可以。
既然是电阻这样的模型，为什么不用analogLib中的电阻呢，这个用起来会更方便一些。

ppppchang · 发表于 2011-5-28 13:37:50

有人懂吗？我也不会啊。。。

deng1205 · 发表于 2011-8-25 21:59:13

学习了

zhouhuo · 发表于 2011-8-25 22:14:34

回复 1# xiangfu2004

编辑完后，推出的时候保存步骤：先用ESC退出你现在的编辑状态，在左下角如果有个insert显示的话。然后按住shift和：打出“：”再输入wq就保存完毕了。

[求助] Cadence Analog artist 中编辑Verilog-A代码出错