设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › Cadence Analog artist 中编辑Verilog-A代码出错

12 / 2 页下一页

发新帖

查看: 5584|回复: 13

[求助] Cadence Analog artist 中编辑Verilog-A代码出错

发表于 2010-7-14 12:45:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xiangfu2004 于 2010-7-14 12:51 编辑

各位大虾啊，额在Cadence Analog artist中编写完verilog-A代码后怎么保存呢？编写窗口没有任何提示啊，很困惑，如图1。当我尝试用‘ctrl+s’来保存时，编写窗口就死了，关都关不了，只能退出icfb，再进入打开编译的文件时，会报如图2错误，不理解。请高手帮忙解释下，谢了！

图1.PNG

图2.PNG

相关帖子

回复

楼主| 发表于 2010-7-14 15:14:16 | 显示全部楼层

没人了解么？自己顶一下，呼唤大牛啊！

回复支持反对

发表于 2010-12-3 17:14:07 | 显示全部楼层

换编辑器
ciw中
输入 editor="****"
我用的是gedit redhat 中

回复支持反对

发表于 2011-5-3 17:52:43 | 显示全部楼层

我也出现同样的问题，费解中

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-3 20:45:10 | 显示全部楼层

verilog-A 代码写好后，直接关掉，就是点一下右上角的叉。
然后系统会自动保存，并编译，如果代码有bug，会弹出对话框提示的。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-4 11:46:45 | 显示全部楼层

回复 5# fengtang2332

我想弱弱的问下我引用库里已有的用verilog-a编出的电阻，然后加信号进行直流仿真，为什么提示出错呢？用verilog-a编出的模型可以直接加在电路里还是需要做些什么？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-4 13:40:29 | 显示全部楼层

自动弹出的窗口一般是vi编辑器，学一些简单的vi指令就可以了。
比如，
:w
是保存
:wq
是保持并退出

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-4 13:50:40 | 显示全部楼层

默认的编辑器是 xterm 调用 vi ；vi 中保存关闭为 :wq
可以更改环境变量EDITOR来更换编辑器，例如在 .cshrc 中添加环境变量
setenv EDITOR 'gedit'
另外也可以在 .cdsinit 中设置，具体参考 .cdsinit的模板。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-4 14:35:45 | 显示全部楼层

围观学习

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-4 15:52:06 | 显示全部楼层

直接用geidt来编辑吧

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-5 14:30 , Processed in 0.030831 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表