在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yueluofenghen

[求助] 55/65nm工艺对数字后端的影响

[复制链接]
发表于 2010-9-3 21:42:06 | 显示全部楼层


对于65nm以下的工艺,几个方面要注意:
1. 最好保持一致的poly direction,以确保最少的variation.
2. wire的电阻会比.13明显增大,所以routing length不能太长,不能动辄1000um这么绕,多长的wire需要插一个repeat ...
yohuang 发表于 2010-7-10 14:42


好牛啊~~~
补充几点~~~
1 功耗问题越来越重要
2 DRC,DFM等设计规则越来越复杂
发表于 2010-9-4 11:35:25 | 显示全部楼层
顶一下…………
发表于 2010-9-4 19:53:49 | 显示全部楼层
了解。。。
发表于 2010-9-4 21:24:38 | 显示全部楼层
1 低功耗技术的使用
2 时序分析:进行多端角多模式分析,与噪声结合分析,与功耗结合分析
3 信号完整性问题,进行噪声分析
4 功耗分析:IR drop ,电迁移
5 可制造型分析:金属密度分析,与光刻相关的光学近似校验、移相掩膜等相关规则的检查等
发表于 2010-9-15 15:56:51 | 显示全部楼层
下下来看看先,谢谢楼主
发表于 2010-9-15 16:39:49 | 显示全部楼层
下来看看 谢LZ
发表于 2010-9-17 14:03:24 | 显示全部楼层
kan yi kan
发表于 2010-9-18 21:40:13 | 显示全部楼层
Thanks for your sharing!
发表于 2010-9-18 22:27:21 | 显示全部楼层
很不错的帖子
发表于 2010-9-21 20:31:40 | 显示全部楼层
终于放上来了,谢谢了哦!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 23:26 , Processed in 0.019871 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表