请教有关PLL锁定频率误差的问题

桦香 · 发表于 2010-6-6 22:39:51

您需要登录才可以下载或查看，没有账号？注册

×

请教一下各位：仿真PLL时，假如输入频率大概在2MHz，VCO输出频率稳定以后肯定是2MHz吗？会不会存在大到有百分几左右的误差呀？

tianbian360 · 发表于 2010-6-7 14:29:33

generally speaking,
i won't.

for jitter<1n, so your fre is very very near to 2MHz(1n*2M=0.2%)

jyhking · 发表于 2010-10-7 00:40:10

回复 2# tianbian360

thx

liuren91 · 发表于 2014-11-2 11:20:58

回复 2# tianbian360

pll输出信号的jitter是这么计算的？？不用对pahse noise曲线进行积分吗？

账号		自动登录	找回密码
密码			注册

[求助] 请教有关PLL锁定频率误差的问题