请问这小段verilog代码可以综合吗

andy739 · 发表于 2010-5-25 17:11:31

66666666666666666666

jium007 · 发表于 2010-5-25 17:26:46

楼上的那么有money，还这样灌水

lincoln24 · 发表于 2010-5-25 19:14:35

LS还不是很多。。。。

bornforhappy · 发表于 2010-5-26 16:00:26

学习了

lock66 · 发表于 2010-5-26 18:08:13

DC主要用于ASIC综合，这个代码也玩ASIC么？

ruozhuo · 发表于 2010-5-26 18:24:28

对综合不是太了解，能解释一下// synopsys translate_off 和 // synopsys translate_on语句的意思吗？

ruozhuo · 发表于 2010-5-26 18:25:44

为什么lz写纯组合逻辑还要加rst信号呢？

bandit · 发表于 2010-5-27 11:34:24

latch的确是有的

icsystem · 发表于 2010-6-3 09:44:45

代码风格有问题的

icsystem · 发表于 2010-6-3 09:47:13

需要改进

[求助] 请问这小段verilog代码可以综合吗