xilinx FPGA LUT

110500623 · 发表于 2010-5-21 11:50:48

您需要登录才可以下载或查看，没有账号？注册

x

请问各位，xilinx的FPGA中LUT有没有时钟输入管脚啊？

gaurson · 发表于 2010-5-21 13:01:51

根据网表中的结构来看LUT是没有时钟输入的。

110500623 · 发表于 2010-5-21 14:04:25

综合后查看Technology Schematic有看到时钟啊，还是说不同型号的会不一样

falloutmx · 发表于 2010-5-21 14:53:45

LUT1,2,3,4我可以很确定的告诉你没有。

eaglelsb · 发表于 2010-5-21 16:11:11

LUT纯组合逻辑，无时序，

110500623 · 发表于 2010-5-21 16:59:56

我刚开始也是认为没有，但后来看到，有的LUT可以实现移位寄存器功能，那么移位寄存器不是时序电路吗，那就需要时钟啊，不知道我的理解有没有错，期待高手解惑

neptune1983 · 发表于 2010-5-21 20:20:27

LUT应该是没有的，是纯组合逻辑

neptune1983 · 发表于 2010-5-21 20:24:09

那么移位寄存器不是时序电路吗，那就需要时钟啊，
它是将SLICE里的寄存器于LUT组合实现的，

[求助] xilinx FPGA LUT