在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4044|回复: 8

[原创] 一个reset的时序分析

[复制链接]
发表于 2010-5-6 10:56:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
reaet时序分析.jpg 大家看看啊
发表于 2010-5-6 11:18:09 | 显示全部楼层
这是什么cell啊这么大的tran。。。。。。。。 1# ckzuan
 楼主| 发表于 2010-5-6 11:41:06 | 显示全部楼层
是的啊 我个人觉得是异步复位 是不是应该设置为false_path啊 还有面有个library recovery time 一般报告里也没有的
发表于 2010-5-6 22:24:26 | 显示全部楼层
对reset这种同步逻辑中的异步信号,STA也是可以进行时序分析的,分析的方式和同步逻辑setup与hold相类似,但是叫recovery time和removal time,具体的概念可以查看PT fundmental user guide。
 楼主| 发表于 2010-5-7 14:45:46 | 显示全部楼层
4# haier-ic
谢谢大侠! 那一般这种violation是不是在综合时就不管了啊?
发表于 2010-5-8 10:42:59 | 显示全部楼层
set_dont_touch一下!
发表于 2010-5-9 22:48:24 | 显示全部楼层
Please check if you have set correct max_fanout ,  max_transition during synthesis step. here you could you you have a huge load
发表于 2010-5-11 16:42:17 | 显示全部楼层
狂顶,只能先学习了
 楼主| 发表于 2010-5-11 22:07:49 | 显示全部楼层
7# lemonwait 您说的DRC一些合适的值是不是来自单元库啊 需要get_attribute一下 然后再根据这个标准来设置一些合适的值 即不能太紧也不能太松啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 14:47 , Processed in 0.034677 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表