求助！求高手帮我用Verilog或者VHDL编写一个循环寄存器

zhanglun001

求助！求高手帮我用verilog或者Vhdl编写一个循环寄存器，我试了很多次没编好，我也是初学，普通寄存器在编写的时候移位之后剩余位都是补零啊....请高手帮忙！最后实现的功能就是例如一个256位的F89ABCDE移位后变成89ABCDEF。就是说在每个时钟周期里，将这个数的低32位移至高32位，从而实现信号逆序的目的。

skytang007

parameter WIDTH = 256;
parameter SWID = 32; //以SWID为单位进行循环移位
reg [WIDTH-1 : 0]  data;
always@(posedge clk or negedge rstn)
if(~rstn) begin
   data <= {WIDTH{1'b0}};
end
else if(shift_en) begin //移位使能(如果有的话)
   data <= {data[WIDTH - 1 - SWID:0], data[WIDTH - 1:WIDTH - SWID] };
end

MOSFET

always@(posedge clk)
a<={a[31:0],a[255:32]};

gaurson

都是正解。

qlengyu

顶二、三楼的~~

zd_2010

data <= {data[WIDTH - 1 - SWID:0], data[WIDTH - 1:WIDTH - SWID] };  

能解释下这个移位操作是怎么做到的吗，｛｝这个不是拼接操作吗？

AmoiBB

就是将高位的移位单元拼接到低位，这不就是实现了循环移位吗？

gaurson

楼上说的没错，可以实现移位，要是你不明白，自己假设一个环境就可以了。