设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Advanced Digital Design with the Verilog HDL 源码（ ...

1 2 345 6 / 6 页下一页

发新帖

楼主: wen1wu9

[资料] Advanced Digital Design with the Verilog HDL 源码（ Michael D. Ciletti）

发表于 2013-4-17 10:40:21 | 显示全部楼层

回复支持反对

发表于 2013-4-20 13:22:12 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2013-4-20 15:35:08 | 显示全部楼层

谢谢了先

回复支持反对

发表于 2013-4-21 17:12:37 | 显示全部楼层

是多少页的

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-4-21 17:21:46 | 显示全部楼层

dinglouzhu

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-4-21 17:22:48 | 显示全部楼层

dinglouzhua

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-5-7 14:01:05 | 显示全部楼层

感謝分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-6-15 18:21:36 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-6-15 18:22:16 | 显示全部楼层

Thanks.^^

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-1-10 10:10:25 | 显示全部楼层

是第一版的源代码

回复支持反对

1 2 345 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 02:26 , Processed in 0.024030 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表