在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13248|回复: 59

[资料] Advanced Digital Design with the Verilog HDL 源码 ( Michael D. Ciletti)

[复制链接]
发表于 2010-4-15 20:30:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Advanced Digital Design with the Verilog HDL源码.rar (830.64 KB, 下载次数: 675 )
头像被屏蔽
发表于 2010-4-15 21:05:46 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2010-4-16 09:01:35 | 显示全部楼层
感谢!!!!
发表于 2010-4-16 09:30:39 | 显示全部楼层
thanks
发表于 2010-4-16 09:34:30 | 显示全部楼层
thanks
发表于 2010-4-23 03:03:54 | 显示全部楼层
感謝樓主熱心分享
发表于 2010-9-28 11:41:19 | 显示全部楼层
Thanks for sharing!
发表于 2010-9-28 12:36:54 | 显示全部楼层
谢谢分享
发表于 2010-10-19 01:47:46 | 显示全部楼层
Thanks.
发表于 2010-10-31 14:53:59 | 显示全部楼层
到底资料怎么样啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 17:05 , Processed in 0.030079 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表