设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Advanced Digital Design with the Verilog HDL 源码（ ...

1 2 3 4 56 / 6 页

发新帖

楼主: wen1wu9

[资料] Advanced Digital Design with the Verilog HDL 源码（ Michael D. Ciletti）

发表于 2017-6-10 17:19:40 | 显示全部楼层

里面讲的什么啊？

回复支持反对

发表于 2017-6-11 01:38:40 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-6-15 01:07:14 | 显示全部楼层

非常感謝~~~~

回复支持反对

发表于 2017-6-21 23:47:41 | 显示全部楼层

好东西学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-2-11 07:04:34 | 显示全部楼层

thx for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-2-16 18:12:17 | 显示全部楼层

Thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-7-11 09:43:05 | 显示全部楼层

Thank you!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-9-12 22:07:34 | 显示全部楼层

顶顶顶。。。顶顶顶

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-9-14 09:11:34 | 显示全部楼层

very good

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-6-22 10:45:00 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 4 56 / 6 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 02:56 , Processed in 0.020102 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表