设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 飞思卡尔的Verilog HDL代码规范

1 234 / 4 页下一页

发新帖

楼主: boyunjian

[资料] 飞思卡尔的Verilog HDL代码规范

发表于 2010-10-24 01:16:17 | 显示全部楼层

小小的汗了一下。原来freescale中文叫飞斯卡尔。。。

回复支持反对

发表于 2010-10-24 11:29:24 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-29 15:07:51 | 显示全部楼层

感谢楼主的共享

回复支持反对

发表于 2011-12-12 23:24:56 | 显示全部楼层

下了好多个版本的要好好学习啊

回复支持反对

发表于 2011-12-14 20:14:54 | 显示全部楼层

反复反复反复反复反复反复反复发

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-4-26 08:19:14 | 显示全部楼层

thanks~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-4-26 14:03:22 | 显示全部楼层

谢谢楼主提供资料！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-7-4 08:38:28 | 显示全部楼层

不错，很有条理。清晰

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-9-25 23:00:56 | 显示全部楼层

HAO DONG XI

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-11-5 11:14:52 | 显示全部楼层

好资料，正需要

回复支持反对

1 234 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-1 04:21 , Processed in 0.027928 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表