设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 飞思卡尔的Verilog HDL代码规范

123 4 / 4 页下一页

返回列表发新帖

楼主: boyunjian

[资料] 飞思卡尔的Verilog HDL代码规范

发表于 2010-4-12 23:06:55 | 显示全部楼层

take a look

回复支持反对

使用道具举报

发表于 2010-4-13 00:53:50 | 显示全部楼层

thanks a lot !

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-15 14:45:10 | 显示全部楼层

good！

回复支持反对

使用道具举报

发表于 2010-9-5 10:25:59 | 显示全部楼层

dewdfewfewewewrewrewre

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-5 16:21:57 | 显示全部楼层

很好，可以学习一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-22 21:37:48 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-22 21:39:12 | 显示全部楼层

看一看啊好好学学 ~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-27 23:16:25 | 显示全部楼层

顶一个

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-28 11:22:48 | 显示全部楼层

Thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-24 01:11:44 | 显示全部楼层

飞斯卡尔是什么啊？

回复支持反对

使用道具举报

123 4 / 4 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-6 06:36 , Processed in 0.015044 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表