设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 飞思卡尔的Verilog HDL代码规范
1234
返回列表 发新帖
楼主: boyunjian

[资料] 飞思卡尔的Verilog HDL代码规范

[复制链接]
gagmeng
发表于 2013-11-5 15:21:45 | 显示全部楼层
谢谢，下下来看看
回复 支持 反对

举报

liangdy013
发表于 2013-11-14 13:06:30 | 显示全部楼层
下一个看看····
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

南若
发表于 2013-11-14 14:32:52 | 显示全部楼层
回复 1# boyunjian
感谢分享。
回复 支持 反对

举报

发表于 2013-11-14 19:22:24 | 显示全部楼层
谢谢楼主的慷慨分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lovencm
发表于 2014-3-8 02:09:09 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

pktzj117
发表于 2014-3-8 02:51:28 | 显示全部楼层
支持  感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhangdq
发表于 2016-5-26 14:08:50 | 显示全部楼层
have a look
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ccong96
发表于 2020-6-29 16:46:52 | 显示全部楼层
资料非常宝贵，谢谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 06:12 , Processed in 0.019785 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表