如何减小D触发器的延时

feiying68 · 发表于 2010-4-6 11:00:17

您需要登录才可以下载或查看，没有账号？注册

x

因为设计的需要，需要把触发器的延时从30ps减小到20ps，求助各位

fogworld · 发表于 2010-4-6 22:03:00

可以用CML结构或者TSPC。如果必须是D-FLOP，建议剔除不不要的set,reset逻辑。然后根据前级驱动能力和后级负载大小优化TG和INV的大小。

sjxu007 · 发表于 2010-4-7 11:30:59

这么快！

Angelasong · 发表于 2010-6-8 17:18:45

关注一下...

cuimingyan · 发表于 2010-12-8 15:49:14

有其他办法么

kplwqx · 发表于 2010-12-25 15:30:19

关注一下，学习中……

huangtom1 · 发表于 2023-8-15 15:46:23

与两个内部锁存器有关，可从器件w /l 比改变

[求助] 如何减小D触发器的延时