在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 323217588

[求助] 如何在Cadence中仿真LDO的PSRR?

[复制链接]
发表于 2011-4-20 09:26:57 | 显示全部楼层
8楼说的很对!
在古老的双极教材中介绍ldo的主要参数其实它不叫电源抑制比,人家就叫纹波抑制比。
表示ldo对输入端所引入的纹波电压的抑制能力,表达式20log(Vip-p/Vop-p),是输入/输出哈
发表于 2011-4-21 17:09:47 | 显示全部楼层
在电源上加入交流小信号,然后作交流仿真,看输出端的幅频特性曲线就可以了。
发表于 2011-4-22 17:02:24 | 显示全部楼层
8楼正解
发表于 2011-6-25 11:38:32 | 显示全部楼层
请问有没有人用tran仿真ldo的PSR呢?
发表于 2011-6-27 11:08:27 | 显示全部楼层
回复 13# bbyeahr

附件是MORA的关于LDO的那本书,PSR这个定义在Page203.

Analog IC Design with Low-Dropout Regulators (LDOs).pdf

2.82 MB, 下载次数: 1131 , 下载积分: 资产 -2 信元, 下载支出 2 信元

MORA LDO

发表于 2011-6-27 15:05:21 | 显示全部楼层
发表于 2011-6-27 17:30:37 | 显示全部楼层
学习一下,谢谢了,
发表于 2011-7-6 12:44:26 | 显示全部楼层
很好的讨论 谢谢附件
发表于 2011-7-7 19:11:39 | 显示全部楼层
xie xie xie
发表于 2011-7-7 19:54:02 | 显示全部楼层
学习了~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-20 03:30 , Processed in 0.025210 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表