新手请教calidre问题

zhj1214

为什么版图上的线路认不到，仔细看了版图和线路，连接关系都对的，如下所示这种错误， --- Correct Devices On This Net ---
       (cell ports)                                              (cell ports)
         vdd: VDD                                                  vdd: VDD
         GND: GND                                                  GND: GND
         AVDD: AVDD                                                AVDD: AVDD
         OUT: OUT                                                  OUT: OUT
         RST: RST                                                  RST: RST
         EP: EP                                                    EP: EP
         CLK_OUT2: CLK_OUT2                                        CLK_OUT2: CLK_OUT2
         CLK_OUT1: CLK_OUT1                                        CLK_OUT1: CLK_OUT1
       (NAND3)                                                   (NAND3)
         output: 69                                                output: XI0/net524
         input: CLK_OUT2                                           input: CLK_OUT2
         input: 72                                                 input: XI0/DataClk
         input: VDD                                                input: VDD
       Transistors:
         X2286/M0(189.620,78.060)  MN(N)                           XI0/XI197/MM2  MN(N)
         X2285/X1/M0(189.620,75.860)  MN(N)                        XI0/XI197/MM0  MN(N)
         X2285/X0/M0(189.620,73.660)  MN(N)                        XI0/XI197/MN0  MN(N)
         M25(179.060,78.060)  MP(P)                                XI0/XI197/MM1  MP(P)
         M24(179.060,75.860)  MP(P)                                XI0/XI197/MP1  MP(P)
         M23(179.060,73.660)  MP(P)                                XI0/XI197/MP0  MP(P)

       X3223/M0(394.320,332.050)  MP(P)                          XI0/MP663  MP(P)
         g: 95                                                     g: XI0/P663_G
         s: VDD                                                    s: VDD
         d: 92                                                     d: XI0/P663_D
         b: VDD                                                    b: VDD
       X3222/M0(394.320,328.690)  MP(P)                          XI0/MP664  MP(P)
         g: 95                                                     g: XI0/P663_G
         s: 95                                                     d: XI0/P663_G
         d: VDD                                                    s: VDD
         b: VDD                                                    b: VDD
       X3221/M0(394.320,323.770)  MP(P)                          XI0/MP665  MP(P)
         g: 97                                                     g: XI0/P665_G
         s: VDD                                                    s: VDD
         d: 91                                                     d: XI0/P665_D
         b: VDD                                                    b: VDD
       X3220/M0(394.320,320.410)  MP(P)                          XI0/MP666  MP(P)
         g: 97                                                     g: XI0/P665_G
         s: 97                                                     d: XI0/P665_G
         d: VDD                                                    s: VDD
         b: VDD                                                    b: VDD
       X3075/M0(374.500,143.230)  MP(P)                          XI0/MP644  MP(P)
         g: 315                                                    g: XI0/VO1
         s: 315                                                    d: XI0/VO1
         d: 80                                                     s: XI0/R537_PLUS
         b: VDD                                                    b: VDD
请教下有经验的大大们，谢谢！跟版图打散的有关系吗？

89700307

是不是电源、地Label的问题

zhj1214

我觉得不是，在report里VDD GND 版图和线路显示出来是对应的，谢谢楼上！

射门靴

如果这是个block的话,看看是不是它的pin和chip-level的线有open

kally

好像port都对上了没什么问题.
其实在这种情况下，最好不要提取逻辑门，而是使用flat的模式来做检查

lubuxin169

看的眼都花了

shkao0201

看的眼都花了

yxxjtu

是电源和GND的问题啦，这个简单

bornforhappy

可能是局部电源没有和其它电源物理连接