ports timing path

yangics · 发表于 2013-1-13 14:24:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大俠，如何查詢一個輸入端口在design中究竟被哪些clock capture？

陈涛 · 发表于 2013-1-13 15:30:57

report_timing -from <port> -to [all_clocks]

yangics · 发表于 2013-1-13 21:39:46

回复 2# 陈涛

萬分感謝，但還想問一下
假設一input被三個clock capture，但FE只針對兩個clock set input delay，那么這個命令可以將那個unconstrain的path報出來嗎？或者有沒有方便的命令可以檢查這種問題？

陈涛 · 发表于 2013-1-14 00:26:58

如果没有对它设定类似false path之类的timing exception的话，report_timing就应该可以
如果有false path的话，可以先用all_fanout或者report_transitive_fanout找到所有相关的FF，再看每个FF对应的clock

icfbicfb · 发表于 2013-1-14 22:31:12

get_attr [get_pins XXflop/clk] clock 可以看出是哪个clock来 clock的，

yangics · 发表于 2013-1-16 21:39:29

回复 4# 陈涛

再問個問題，ideal network and dont touch network究竟有什么區別？那個手冊中提及dont touch network是如何傳播的？

icfbicfb · 发表于 2013-1-16 22:20:23

ideal network是不考虑该net的timing，不需要修drc，

dont touch network是综合不动clock tree的意思，

yangics · 发表于 2013-1-17 08:38:34

回复 7# icfbicfb

多謝。但dont touch network應該也不修改timing和DRC呀
或者說，對clock network設置dont touch network or ideal network是否相同？
此外，dont touch如何傳播，stop到哪里，是否所有logic cell都能pass，比如mux？

[求助] ports timing path

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2