在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[资料] RS编码器译码器设计(Verilog)

[复制链接]
发表于 2010-5-3 00:49:53 | 显示全部楼层
资料不全哦,是哪里节选的吗?
发表于 2010-5-3 00:58:08 | 显示全部楼层
有代码没?
发表于 2010-5-4 11:10:22 | 显示全部楼层
看看!
发表于 2010-5-7 10:13:54 | 显示全部楼层
谢谢!很有用。
发表于 2010-5-10 11:26:49 | 显示全部楼层
不错,很不错。
发表于 2010-6-5 13:54:56 | 显示全部楼层
thanks
发表于 2010-6-19 10:21:31 | 显示全部楼层
谢谢分享
发表于 2010-6-19 10:45:05 | 显示全部楼层
谢谢分享
发表于 2010-6-23 17:46:02 | 显示全部楼层
看看有关键方程的代码吗?
发表于 2010-6-23 19:19:46 | 显示全部楼层
前面有人问过了呀。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:40 , Processed in 0.021205 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表