在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[资料] RS编码器译码器设计(Verilog)

[复制链接]
发表于 2010-6-23 21:13:24 | 显示全部楼层
看看先
发表于 2010-6-24 07:28:47 | 显示全部楼层
thxxxxxxxxxxxxxxxx
发表于 2010-7-30 00:57:54 | 显示全部楼层
10# coolsky
发表于 2010-8-18 16:06:35 | 显示全部楼层
好像很不错呢,学习一下哦~
发表于 2010-8-20 21:30:51 | 显示全部楼层
谢谢啊
发表于 2010-11-27 15:45:35 | 显示全部楼层
xiexie
发表于 2010-12-10 11:02:59 | 显示全部楼层
好东西。。。。。。
发表于 2010-12-10 21:15:02 | 显示全部楼层
thank you eetop.
发表于 2011-1-5 13:48:01 | 显示全部楼层
学习学习先!
发表于 2011-1-5 13:51:57 | 显示全部楼层
顶楼主 学习下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:45 , Processed in 0.021703 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表