在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jqxhit

[资料] RS编码器译码器设计(Verilog)

[复制链接]
发表于 2011-1-5 14:02:34 | 显示全部楼层
haodongxi
下来看看先!
发表于 2011-1-27 11:39:00 | 显示全部楼层
thank you for sharing.......
发表于 2011-1-27 11:48:34 | 显示全部楼层
thank you again.....
发表于 2011-4-26 14:55:32 | 显示全部楼层
下下来看看...
发表于 2011-4-26 15:46:13 | 显示全部楼层
是基于什么算法的啊
发表于 2011-5-27 10:22:40 | 显示全部楼层
我想要一个译码器的 希望能用上 哦也。。。
发表于 2011-5-27 21:03:26 | 显示全部楼层
很好,不错
发表于 2011-6-7 14:10:49 | 显示全部楼层
好东西啊
发表于 2011-8-24 15:51:38 | 显示全部楼层
下载~多谢分享
发表于 2011-11-11 10:15:21 | 显示全部楼层

很急需不知有没有用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:49 , Processed in 0.023644 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表