设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › System Verilog验证经典教程：System Verilog for Verif ...
1234567
返回列表 发新帖
楼主: caohulin

[资料] System Verilog验证经典教程：System Verilog for Verification

[复制链接]
qwfy007
发表于 2012-3-11 15:57:50 | 显示全部楼层
谢谢！好东西
回复 支持 反对

举报

liuxuejielxj
发表于 2012-7-12 10:44:23 | 显示全部楼层
多谢！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

smallyumi
发表于 2012-10-30 05:55:17 | 显示全部楼层
这是经典呀~~
回复 支持 反对

举报

aei23
发表于 2020-7-6 10:28:36 | 显示全部楼层
thanks .... :D:D:D:D:D
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:43 , Processed in 0.015437 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表