设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › System Verilog验证经典教程：System Verilog for Verif ...

1 2 345 6 7 / 7 页下一页

发新帖

楼主: caohulin

[资料] System Verilog验证经典教程：System Verilog for Verification

发表于 2011-4-13 10:15:12 | 显示全部楼层

thanks a lot man

回复支持反对

发表于 2011-4-14 11:19:37 | 显示全部楼层

谢谢分享~~~

回复支持反对

发表于 2011-4-14 11:31:04 | 显示全部楼层

感谢楼主分享！！

回复支持反对

发表于 2011-4-14 11:33:05 | 显示全部楼层

感谢楼主！！

回复支持反对

发表于 2011-4-14 12:51:42 | 显示全部楼层

太棒了!!感謝分享~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-31 15:04:27 | 显示全部楼层

good！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-5 23:45:39 | 显示全部楼层

好像这个才是原贴

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-8-6 01:09:00 | 显示全部楼层

呵呵，谢谢楼主！好东西！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-6 02:28:02 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-8-6 23:16:32 | 显示全部楼层

开始学了，谢谢分享

回复支持反对

1 2 345 6 7 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:37 , Processed in 0.021891 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表