设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › System Verilog验证经典教程：System Verilog for Verif ...

1 234 5 6 7 / 7 页下一页

返回列表发新帖

楼主: caohulin

[资料] System Verilog验证经典教程：System Verilog for Verification

发表于 2011-1-12 09:18:49 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2011-1-12 12:04:14 | 显示全部楼层

顶~~~~~~~~~~··

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-1-13 14:29:39 | 显示全部楼层

tryr run

回复支持反对

使用道具举报

发表于 2011-1-17 09:16:07 | 显示全部楼层

谢谢了！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-1-17 09:18:46 | 显示全部楼层

谢谢哈哈哈哈

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-1-19 17:16:57 | 显示全部楼层

thank for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-2-13 01:15:08 | 显示全部楼层

用于验证的，刚好

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-2-23 10:50:44 | 显示全部楼层

为什么我下不了。。。。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-2-23 14:14:16 | 显示全部楼层

好东西，下来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-4-13 10:15:12 | 显示全部楼层

thanks a lot man

回复支持反对

使用道具举报

1 234 5 6 7 / 7 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-6 09:47 , Processed in 0.015888 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表