在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3009|回复: 8

[求助] 菜鸟问时序问题

[复制链接]
发表于 2010-2-27 19:17:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用ISE,如果综合report里面说能跑到300MHz,那么再经过map、place and route后,能跑到的频率会变吗?如果会变化,是跑的频率更高,还是低呢?(没有任何时序约束)

再问个问题,加入时序约束的具体数值应该如何选择?比如说现在没加时序约束的话,能跑到300MHz,那么加了时序约束的话,跑的频率更高,还是低呢?

还有就是,加时序约束是在什么时候加入,map之前还是之后?place and route之前还是之后?
发表于 2010-3-1 09:07:47 | 显示全部楼层
经过map、place and route后,能跑到的频率会变的更低。因为布线之后得到了走线的时延信息,这个在综合之后是没有的。
加时序约束是告诉综合布线工具按照你的要求来布线,可能是跑不到你要求的300M也很正常。
这个最高频率和你的设计中使用的资源量有关系。

translate时就会把约束读入,后面的过程都会用到。
发表于 2010-3-1 16:11:23 | 显示全部楼层
时序约束是在map、place、route之前加。
 楼主| 发表于 2010-3-2 13:01:15 | 显示全部楼层
那么一般时序约束怎么弄呢
如果我将周期设为8ns,也就是125MHz
pad to setup 和 clock to pad这两个如何定呢?


2# 我将真事隐去
发表于 2010-3-2 15:22:45 | 显示全部楼层
时序约束一般分为周期约束和接口时序约束两个大类。
周期约束就是你讲的内部逻辑跑在多高的频率,
接口时序约束就是保证输入输出接口满足FPGA的外围芯片的要求。
发表于 2010-3-2 15:49:16 | 显示全部楼层
学习啦
发表于 2010-3-2 16:24:33 | 显示全部楼层
也想知道啊
发表于 2010-3-2 16:25:36 | 显示全部楼层
发表于 2010-3-2 16:26:37 | 显示全部楼层
陌生人,我也为你祝福
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:32 , Processed in 0.024183 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表