设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译（第二版）Part2 ...

1 2 3 4 5 678 9 / 9 页下一页

返回列表发新帖

楼主: successtiange

Verilog HDL数字设计与综合夏宇闻译（第二版）Part2

发表于 2007-5-15 11:13:39 | 显示全部楼层

下之前先顶一下

回复支持反对

使用道具举报

发表于 2007-5-22 17:54:37 | 显示全部楼层

刚开始学，就看到了这么好的东西，谢谢了

回复支持反对

使用道具举报

发表于 2007-7-3 21:04:39 | 显示全部楼层

怎样才能下在啊
我下了几次了,还是没有下好

回复支持反对

使用道具举报

发表于 2007-7-3 21:35:19 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-7-3 22:34:55 | 显示全部楼层

谢谢楼主分享。

谢谢楼主分享。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-7-6 16:10:46 | 显示全部楼层

非常感谢！哈哈

;P;P;P

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-9-17 19:09:22 | 显示全部楼层

怎么只有part2啊???

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-3-4 14:47:38 | 显示全部楼层

LZ zhenshi haoren

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-8-3 13:43:14 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-8-3 21:43:21 | 显示全部楼层

thanks again.

回复支持反对

使用道具举报

1 2 3 4 5 678 9 / 9 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-21 14:03 , Processed in 0.017572 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表