设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译（第二版）Part2 ...

1 2 3 456 7 8 9 / 9 页下一页

返回列表发新帖

楼主: successtiange

Verilog HDL数字设计与综合夏宇闻译（第二版）Part2

发表于 2006-12-31 12:52:08 | 显示全部楼层

感谢分享！！！！！！！

回复支持反对

使用道具举报

发表于 2006-12-31 12:52:37 | 显示全部楼层

没钱了支持

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2006-12-31 12:55:52 | 显示全部楼层

没钱了支持

回复支持反对

使用道具举报

发表于 2007-1-13 13:39:17 | 显示全部楼层

you pdf jiu haole

回复支持反对

使用道具举报

发表于 2007-1-13 13:56:26 | 显示全部楼层

这本书确实很好谢了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-1-15 11:44:22 | 显示全部楼层

ding!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-1-15 17:01:21 | 显示全部楼层

PAat2 ??
什么意思啊？？？
是不是还有Part1，or ｐａｒｔ３？？？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-1-16 10:08:23 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-2-9 18:55:06 | 显示全部楼层

值得，好东西

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-2-14 11:23:41 | 显示全部楼层

thank you

回复支持反对

使用道具举报

1 2 3 456 7 8 9 / 9 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-21 07:06 , Processed in 0.019104 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表