设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译（第二版）Part2 ...

1 2 3 4 5 6 789 / 9 页下一页

发新帖

楼主: successtiange

Verilog HDL数字设计与综合夏宇闻译（第二版）Part2

发表于 2008-8-3 23:07:23 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2008-8-4 21:13:08 | 显示全部楼层

:handshake

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-11-24 05:33:36 | 显示全部楼层

不顶不行

回复支持反对

发表于 2009-12-15 12:41:33 | 显示全部楼层

Verilog入门好书

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-12-24 15:06:41 | 显示全部楼层

dddddddddddddddd

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-14 14:32:37 | 显示全部楼层

要是pdf的就更好了！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-16 18:50:08 | 显示全部楼层

part1在哪里？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-2-25 23:00:13 | 显示全部楼层

感谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-2-26 13:28:53 | 显示全部楼层

又没分了来了来了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-2-26 13:49:32 | 显示全部楼层

thanks

回复支持反对

1 2 3 4 5 6 789 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 00:46 , Processed in 0.026604 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表