设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 72 73 74 75 767778 79 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2017-11-1 20:35:54 | 显示全部楼层

Cadence功能强大，急需，点赞谢谢10年前的分享！

回复支持反对

发表于 2017-11-1 21:02:31 | 显示全部楼层

好东西，楼主好人一个，感谢分享！

回复支持反对

发表于 2017-11-4 04:18:32 | 显示全部楼层

谢谢分享，再顶一下

回复支持反对

发表于 2017-11-4 13:33:52 | 显示全部楼层

thank yoiu

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-20 01:11:57 | 显示全部楼层

标记一下，好好收藏，楼主辛苦了！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-11-23 11:18:09 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-23 11:18:59 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-11-23 11:19:39 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-12-2 20:35:08 | 显示全部楼层

nice topic! thanks a lot!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-2-6 11:34:39 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 72 73 74 75 767778 79 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:31 , Processed in 0.019846 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表