设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 71 72 73 747576 77 78 79 ... 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2016-7-28 20:17:28 | 显示全部楼层

正好需要，谢谢分享

回复支持反对

发表于 2016-9-2 10:38:30 | 显示全部楼层

great thanks to you !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-10-7 21:56:00 | 显示全部楼层

谢谢楼主，正在看

回复支持反对

发表于 2016-10-8 22:02:25 | 显示全部楼层

回复 1# lshrrr

谢谢分享，学习。。。

回复支持反对

发表于 2016-11-25 13:04:48 | 显示全部楼层

thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-12-6 16:27:40 | 显示全部楼层

Thanks a lot host!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-6 16:29:01 | 显示全部楼层

Thanks a lot host!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-12-10 19:47:13 | 显示全部楼层

下来学习学习，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-12 07:18:17 | 显示全部楼层

thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-2-28 15:41:24 | 显示全部楼层

非常感謝~~~

回复支持反对

1 ... 71 72 73 747576 77 78 79 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 21:49 , Processed in 0.026548 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表