EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 72 73 74 75 76 777879 80 / 80 页下一页

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

[复制链接]

chuchuang

发表于 2018-2-6 11:36:25 | 显示全部楼层

thank you

回复支持反对

liul_iacas

发表于 2018-2-7 11:01:38 | 显示全部楼层

这个值得看

EETOP创芯人才网职位发布入口

回复支持反对

sopoki

发表于 2018-2-8 15:10:38 | 显示全部楼层

whats this about?

回复支持反对

wangjianping421

发表于 2018-12-9 20:19:25 | 显示全部楼层

回复 1# lshrrr

EETOP创芯人才网职位发布入口

回复支持反对

wangjianping421

发表于 2018-12-9 20:20:40 | 显示全部楼层

回复 1# lshrrr

EETOP创芯人才网简历投递入口

回复支持反对

ppmwt

发表于 2018-12-10 00:00:45 | 显示全部楼层

谢谢楼主，很有用

EETOP创芯人才网职位发布入口

回复支持反对

elizar

发表于 2019-1-15 16:09:04 | 显示全部楼层

Thanks!

EETOP创芯人才网简历投递入口

回复支持反对

elizar

发表于 2019-1-15 16:10:14 | 显示全部楼层

Thanks!

EETOP创芯人才网职位发布入口

回复支持反对

huili2011

发表于 2019-1-17 09:27:15 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

星辰0000

发表于 2019-3-13 17:53:16 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 72 73 74 75 76 777879 80 / 80 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-23 05:11 , Processed in 0.021662 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

站长推荐 /2